TL;DR:
- Liao Heng advirtió que Nvidia no podrá agrandar indefinidamente sus chips ni sumar cada vez más memoria HBM.
- Huawei propone reducir el tiempo que tardan las señales en moverse mediante la Ley Tau y la arquitectura LogicFolding.
- Su próximo Kirin será la primera prueba pública, pero las mejoras anunciadas todavía no tienen verificación independiente.
El principal científico de semiconductores de Huawei, Liao Heng, advirtió que Nvidia y otros fabricantes se acercan a límites físicos en su búsqueda de procesadores más potentes. Durante una entrevista de cuatro horas emitida en China a finales de julio, defendió la Ley de Escalado Tau como una ruta alternativa: mejorar el movimiento de datos entre transistores, circuitos, chips y servidores, en lugar de depender únicamente de componentes más pequeños o encapsulados cada vez mayores.
Liao centró su advertencia en la estrategia de Nvidia, cuyos procesadores de inteligencia artificial reúnen miles de millones de transistores y cantidades crecientes de memoria de alto ancho de banda, conocida como HBM.
"La industria sigue avanzando, pero cuando cruce ese límite físico habrá una avalancha", advirtió Liao Heng.
La palabra "avalancha" fue una metáfora. Liao no dio una fecha ni presentó mediciones que demuestren que Nvidia esté a punto de alcanzar ese punto. Su argumento se apoya en una preocupación compartida por buena parte de la industria: cada nueva generación de chips cuesta más, produce más calor y obtiene beneficios menores al reducir el tamaño de los transistores.
Liao habla desde el centro de la estrategia china de semiconductores. Es el científico principal del negocio de chips de Huawei y arquitecto jefe de sus procesadores Ascend para IA. South China Morning Post reportó que ingresó a la Universidad de Tsinghua a los 14 años, realizó investigación posdoctoral en Princeton y pasó más de una década en Estados Unidos antes de incorporarse a Huawei en 2016.
El muro físico tiene dos caras
La advertencia del científico abarca dos problemas relacionados. Las fundiciones como TSMC, Intel y Samsung buscan fabricar transistores más pequeños, mientras Nvidia amplía la cantidad de cómputo y memoria integrada dentro de sus sistemas de IA.
Reducir transistores permite colocar más capacidad en menos espacio, pero las dimensiones actuales ya se miden en escalas de pocos átomos. Al mismo tiempo, agregar más chips de cómputo y HBM aumenta el consumo eléctrico, la densidad térmica, la dificultad de fabricación y las distancias que recorren los datos.
Huawei conoció ese muro antes que sus competidores. Las restricciones de Estados Unidos limitan desde 2019 su acceso a herramientas avanzadas de fabricación, incluidas las máquinas de litografía ultravioleta extrema de ASML utilizadas en los nodos más pequeños. La compañía tuvo que buscar rendimiento en el diseño de circuitos, el empaquetado y la coordinación entre hardware y software.
La Ley Tau cambia el tamaño por el tiempo
La Ley de Escalado Tau (τ) es un principio presentado por Huawei en mayo de 2026 durante el IEEE International Symposium on Circuits and Systems. Su objetivo consiste en reducir el tiempo que tardan las señales y los datos en atravesar un sistema electrónico.
Huawei divide esa optimización en cuatro niveles:
- En los dispositivos, busca reducir la resistencia y la capacitancia parásita de los transistores y sus conexiones.
- En los circuitos, LogicFolding distribuye rutas lógicas críticas entre varias capas para acortar el cableado.
- En el chip, coordina software, arquitectura y silicio según las cargas de trabajo que procesará el componente.
- En sistemas grandes, UnifiedBus unifica el direccionamiento de memoria para reducir la latencia entre los chips de un SuperPoD.
LogicFolding intenta apilar y conectar de forma estrecha circuitos lógicos, analógicos y de memoria. La industria ya utiliza empaquetado 3D y chiplets, pero Huawei sostiene que su método trabaja a un nivel más fino porque puede dividir las rutas críticas de un mismo circuito entre distintas capas activas.
La compañía afirma que durante seis años diseñó y produjo en masa 381 chips mediante principios que ahora agrupa bajo la Ley Tau. También proyecta que sus procesadores de gama alta alcanzarán en 2031 una densidad equivalente a un proceso de 14 ángstroms o 1.4 nanómetros.
La distinción cambia la comparación. TSMC planea fabricar directamente con un proceso de 1.4 nm en 2028, mientras Huawei busca obtener una densidad comparable tres años después mediante arquitectura, apilamiento y conexiones más cortas.
El próximo Kirin llevará la promesa al laboratorio
Los primeros chips Kirin con LogicFolding están programados para el otoño de 2026. Huawei todavía no ha revelado el modelo comercial ni una fecha exacta, pero ya adelantó dos resultados frente a su anterior diseño de una sola capa:
- Una mejora de 41% en eficiencia energética para los núcleos de rendimiento.
- Un aumento cercano al 13% en la velocidad máxima de operación.
Son cifras de Huawei. La empresa no publicó información sobre rendimiento de fabricación, costos ni comparaciones directas con procesadores producidos mediante nodos más avanzados.
"Por ahora no hay nada concreto que pueda verificarse de forma independiente o compararse con otros fabricantes", dijo Lian Jye Su, analista jefe de Omdia.
Liao espera que firmas como TechInsights y SemiAnalysis desmonten y examinen el Kirin después de su lanzamiento. Una disección puede confirmar cómo está construido, medir su rendimiento y comprobar si LogicFolding acorta las conexiones como promete Huawei. Los costos y el porcentaje de chips funcionales por oblea requerirán datos adicionales de producción.
Los riesgos tampoco desaparecen al apilar capas. Analistas de Bernstein advirtieron que la mayor densidad puede concentrar calor y perjudicar el rendimiento de fabricación. Huawei también necesita herramientas de diseño electrónico adaptadas a circuitos repartidos entre distintas capas.
Jensen Huang, CEO de Nvidia, calificó la propuesta como un avance para Huawei, pero rechazó que represente una amenaza inmediata para TSMC. El fabricante taiwanés lleva cerca de una década trabajando con tecnologías de apilamiento y empaquetado 3D, recordó el ejecutivo.
Huawei convierte las restricciones en una estrategia de diseño
Liao describió una industria que se divide en cadenas de suministro cada vez más separadas entre China y Estados Unidos. A su juicio, ambos lados necesitarán capacidad propia para diseñar, fabricar y conectar cada nivel de la infraestructura de IA, incluso si las tensiones políticas no llegan a una ruptura completa.
El científico presentó la cadena de valor de la IA como una pagoda de 18 niveles. Su mensaje para las empresas chinas fue que fabricantes de chips, desarrolladores de modelos y operadores de centros de datos tendrán que diseñar sus productos en conjunto.
El ejemplo elegido fue DeepSeek. Liao comparó a los desarrolladores chinos con una familia que aprovecha cada centímetro de un departamento pequeño mientras sus vecinos trabajan dentro de una villa. La limitación de cómputo, argumentó, obligó a DeepSeek a buscar arquitecturas más eficientes. Huawei quiere aplicar esa misma lógica mediante el diseño coordinado de chips Ascend y modelos de IA.
Patricia Rodriguez
El próximo Kirin podrá confirmar si LogicFolding mejora velocidad y eficiencia como Huawei promete. El veredicto industrial tardará más: sin datos de temperatura, costos y rendimiento de fabricación, una buena disección no bastará para saber si la Ley Tau puede crecer desde un teléfono hasta los centros de datos que compiten con Nvidia.
