TL;DR:
- Sandisk y SK hynix presentaron la primera especificación técnica de High Bandwidth Flash mediante Open Compute Project.
- HBF admite pilas NAND de 8 o 16 dies, hasta 512 GB de capacidad y tres categorías de ancho de banda entre 0.4 y 3.0 TB/s.
- La especificación todavía no viene acompañada de módulos comerciales, precios, fechas de venta ni fabricantes de GPU comprometidos.
Sandisk y SK hynix presentaron el 4 de agosto de 2026 la primera especificación técnica de High Bandwidth Flash mediante Open Compute Project. El documento define dispositivos de hasta 512 GB, tres categorías de ancho de banda entre 0.4 y 3.0 TB/s y una vía para conectar esta memoria NAND con CPUs y GPUs. La propuesta busca aliviar uno de los problemas de la inferencia de inteligencia artificial: los modelos crecen más rápido que la memoria HBM disponible junto a los aceleradores.
El anuncio entrega un marco común para diseñar sistemas, pero todavía no un componente listo para instalar. Ninguna de las dos compañías presentó módulos comerciales, precios, muestras para clientes ni una fecha de lanzamiento.
HBF coloca memoria flash cerca del procesador
High Bandwidth Flash (HBF) es una capa de memoria basada en NAND que busca ocupar el espacio entre la memoria HBM y los SSD. Conserva la alta densidad y la persistencia de la memoria flash, pero recurre al apilamiento vertical y a numerosas rutas de acceso en paralelo para multiplicar su velocidad de lectura.
La carga que mejor encaja con HBF es la inferencia de IA. Durante esta etapa, un sistema consulta repetidamente los pesos ya entrenados de un modelo y parte de su caché KV. Es una tarea dominada por lecturas, justo donde la NAND puede rendir mejor. La memoria HBM quedaría reservada para los datos que exigen acceso con menor latencia y cambios constantes.
El entrenamiento plantea otra historia. Allí abundan las escrituras y actualizaciones de parámetros, operaciones en las que la NAND sigue por detrás de la DRAM. Por eso Sandisk y SK hynix describen HBF como complemento de HBM, no como sustituto universal.
Tampoco es una nueva clase de RAM pensada para computadoras personales. La primera especificación apunta a aceleradores y servidores que ejecutan modelos de IA en centros de datos.
La primera especificación HBF fija capacidad, interfaces y software
Sandisk y SK hynix comenzaron a colaborar en la estandarización de HBF en agosto de 2025. En febrero de 2026 abrieron un grupo de trabajo dentro de Open Compute Project y, seis meses después, presentaron estas primeras reglas comunes.
La especificación establece:
- Pilas formadas por 8 o 16 dies NAND.
- Capacidad máxima de 512 GB por dispositivo HBF.
- Tres categorías de rendimiento, con anchos de banda aproximados de 0.4 a 3.0 TB/s.
- Una interfaz de host denominada xPU-HBF.
- Uso de UCIe, una interfaz abierta para comunicar chiplets de diferentes tipos, como enlace con CPUs y GPUs.
- Características eléctricas, requisitos de confiabilidad y directrices para el empaquetado de las pilas.
- Una guía de software para gestionar las operaciones de lectura y escritura.
La capacidad explica buena parte del atractivo. Tom's Hardware comparó los 512 GB definidos para HBF con un máximo de 64 GB en una pila HBM4, una diferencia de ocho veces. Un acelerador con varias pilas HBF podría mantener terabytes de pesos y otros datos cerca del procesador, en lugar de traerlos constantemente desde un SSD.
El extremo superior de 3.0 TB/s también entra en el terreno de HBM4. La comparación necesita cuidado: HBM conserva una latencia mucho menor y los resúmenes públicos de la especificación no aclaran si esa cifra corresponde a un paquete individual o a un subsistema HBF completo, según Tom's Hardware.
Kim Chun-sung, vicepresidente ejecutivo y responsable de desarrollo de soluciones en SK hynix, explicó por qué la compañía considera necesario agregar otra capa a la jerarquía de memoria:
"Con la rápida expansión de las aplicaciones de IA, hemos llegado a un punto en el que deben rediseñarse las estructuras generales de procesamiento de datos. A través de HBF, SK hynix ampliará los límites entre memoria y almacenamiento y contribuirá a crear nuevas arquitecturas que mejoren la eficiencia general del sistema".
El estándar está abierto, la adopción todavía es reducida
Publicar HBF dentro de Open Compute Project busca evitar que cada fabricante construya una interfaz incompatible. Sandisk y SK hynix quieren que la especificación se convierta en la referencia común para memoria flash de gran ancho de banda.
Por ahora, Google y Tenstorrent son los otros miembros anunciados del grupo. Google también participará junto con Sandisk y SK hynix en un panel sobre HBF durante la conferencia Future of Memory and Storage 2026, celebrada del 4 al 6 de agosto en Santa Clara, California.
El listado todavía deja fuera a los fabricantes que controlan buena parte del mercado de aceleradores y procesadores. Nvidia, AMD e Intel no fueron anunciados como integrantes, y las compañías tampoco identificaron un primer chip comercial que incorpore la interfaz.
También existe una diferencia entre el anuncio corporativo y la disponibilidad del documento. Sandisk afirma que la información fue liberada dentro del marco abierto de OCP. Tom's Hardware reportó el 4 de agosto que la especificación aún no aparecía publicada oficialmente en el catálogo de la organización.
La integración exigirá más que un paquete de memoria. Los procesadores necesitarán controladores compatibles y el software deberá decidir qué datos permanecen en HBM, cuáles pasan a HBF y cuándo moverlos. Una mala distribución puede dejar sin aprovechar el ancho de banda anunciado o introducir esperas por la mayor latencia de la NAND.
HBF ya tiene un marco técnico compartido. Su impacto dependerá de que un fabricante de aceleradores lo convierta en hardware, que el software gestione correctamente las dos capas de memoria y que las cifras máximas lleguen a productos medibles. El anuncio del 4 de agosto todavía no cubre esas piezas.
