TL;DR:
- TSMC trabaja con la taiwanesa Kinsus Interconnect Technology en una técnica de empaquetado avanzado parecida al EMIB de Intel, y sus propios ingenieros la llaman "EMIB-like" de forma interna.
- Bernstein calcula que empaquetar con EMIB cuesta unos cientos de dólares por chip frente a entre 900 y 1,000 dólares con CoWoS en un acelerador clase Rubin.
- TSMC subió más de 8% en bolsa e Intel más de 14% el jueves, pero dentro de un rebote general de los semiconductores que arrancó con los resultados de Microsoft y Lam Research.
Taiwan Semiconductor Manufacturing Co. está desarrollando una tecnología de empaquetado avanzado muy parecida a la que Intel ya vende, y lo hace de la mano de la taiwanesa Kinsus Interconnect Technology. Lo reportó The Information este jueves 30 de julio de 2026, en una nota firmada por Qianer Liu que cita a dos personas con conocimiento directo del proyecto. Dentro de TSMC los ingenieros se refieren al trabajo como "EMIB-like", con el nombre de la técnica del rival incluido. La compañía no lo ha confirmado de forma oficial. Importa porque el empaquetado dejó de ser el paso final aburrido de la cadena para volverse el cuello de botella que decide cuántos aceleradores de IA salen al mercado cada trimestre, y es justo el frente donde Intel le viene ganando terreno al gigante taiwanés.
Wccftech, que levantó el reporte el mismo jueves, describió el proyecto como un "quasi-EMIB" y apuntó que TSMC podría estar buscando deshacerse por completo de la capa de redistribución que usa hoy. Esa parte todavía es lectura del medio, no dato confirmado.
El puente de silicio que Intel lleva usando desde 2017
EMIB es una técnica de empaquetado que conecta varios chiplets dentro de un mismo encapsulado mediante pequeños puentes de silicio enterrados en el sustrato orgánico, sin la lámina completa de silicio que usa TSMC. La diferencia suena menor y no lo es: define cuánto cuesta, cuánto tarda y qué tan grande puede ser un acelerador de IA. Así queda el mapa de las cuatro opciones que hoy se pelean el mercado:
- CoWoS-S, la primera generación de TSMC, apoya todo el paquete sobre un interposer de silicio completo con vías verticales, y escala hasta 3.3 veces el tamaño de la retícula.
- CoWoS-L cambia esa lámina continua por un interposer de capa de redistribución (RDL) con puentes locales de silicio (LSI) incrustados solo donde los chiplets intercambian datos densos. Hoy llega a 5.5 veces la retícula y TSMC apunta a 9.5 en 2027.
- EMIB elimina el intermediario. Los chiplets se montan directo sobre el sustrato orgánico y se comunican por los puentes enterrados, con un solo proceso de unión. Está en producción de volumen desde 2017.
- EMIB-T le agrega vías a través del silicio (TSV) al puente para llevar corriente en vertical, capacitores MIM y un plano de tierra de cobre. Intel lo ubica en 45 micras de paso de bump con hoja de ruta a 35 y 25, y hasta 12 dados de tamaño retícula en un paquete de 120 x 180 mm.
Aquí está la grieta que Intel le vio a TSMC. Su rival presume dos niveles de conexión (los puentes LSI para lo denso y el RDL global para el resto), pero ese sándwich se fabrica en una oblea circular aparte y luego se pega al sustrato: dos procesos de ensamblado distintos. Con EMIB hay uno. Anton Shilov, de Tom's Hardware, matizó el pleito en un análisis del 15 de julio: para el ruteo denso que cruza todo el paquete, el RDL de CoWoS-L sigue siendo mejor que un sustrato orgánico común, aunque EMIB-T puede rendir más en entrega de potencia y en rigidez mecánica, un problema real desde que Nvidia perdió rendimiento en las GPU Blackwell por deformación del paquete.
La cola del CoWoS es lo que empuja a TSMC
El motor de esta historia no es la elegancia técnica, es la fila. Nvidia se apartó más del 60% de toda la capacidad CoWoS de TSMC para 2025 y 2026, según recogió Tom's Hardware. TrendForce reportó en diciembre que tanto CoWoS-L como CoWoS-S estaban totalmente reservados y que Google recortó en un millón de unidades su objetivo de TPU para 2026 por límites de asignación. El propio C.C. Wei, director general de TSMC, reconoció en la llamada del tercer trimestre de 2025 que la capacidad ligada a IA seguía muy ajustada frente a la demanda.
TSMC no se quedó de brazos cruzados: pasó de unas 35,000 obleas mensuales de CoWoS a finales de 2024 a cerca de 80,000 al cierre de 2025, con meta de unas 130,000 para finales de este año gracias a las plantas AP7 en Chiayi y AP8 en Tainan. Counterpoint Research proyecta que la capacidad global de empaquetado avanzado crezca alrededor de 80% interanual en 2026. Aun así, Wccftech sostiene que CoWoS-L está vendido hasta 2026 y buena parte de 2027.
Y del otro lado del tablero la lista de clientes de Intel dejó de ser teórica. Google planea usar EMIB-T en su TPU de novena generación, con nombre clave Humufish, según SemiAnalysis. La inversión de 5,000 millones de dólares que Nvidia hizo en Intel en septiembre de 2025 incluye uso confirmado de EMIB y Foveros, y DigiTimes ha reportado que cerca de 25% del empaquetado de las GPU Feynman pasaría por Intel. Stocktwits añadió este jueves que Nvidia ha mirado EMIB para un procesador que junte cuatro chips gráficos en un solo paquete.
El dinero explica el apuro de los dos lados. Dave Zinsner, director financiero de Intel, dijo en la conferencia TMT de Morgan Stanley que su división de fundición está cerca de cerrar acuerdos de empaquetado por miles de millones de dólares anuales. Para una unidad que el año pasado facturó apenas 307 millones de dólares con clientes externos y acumuló 10,300 millones de pérdida operativa, ese es el atajo más rápido a ingresos reales. Bernstein pone el incentivo en números: empaquetar con EMIB cuesta unos cientos de dólares por chip frente a entre 900 y 1,000 con CoWoS en un acelerador clase Rubin, y las obleas de puentes se aprovechan cerca de 90% contra un 60% de los interposers grandes.
Kinsus, el socio de sustratos que ya trabaja a tope
El nombre del socio dice bastante. Kinsus es filial de Pegatron, cotiza en la bolsa de Taiwán bajo la clave 3189 y fabrica sustratos de circuito integrado, la base sobre la que se monta todo el paquete. Nikkei Asia reportó en marzo de 2026 que su director general, Scott Chen, tenía a la empresa gastando miles de millones de dólares en ampliar capacidad y actualizar tecnología para seguirle el paso a Nvidia y a la propia TSMC. Los tres grandes fabricantes taiwaneses de sustratos, Unimicron, Kinsus y Nan Ya PCB, operan con utilización plena. Un empaquetado que se apoye más en el sustrato orgánico y menos en el silicio traslada presión justo ahí.
Las acciones subieron, pero el rebote no viene de aquí
TSM ganó más de 8% en la mañana del jueves e INTC más de 14%, de acuerdo con Stocktwits. Leer esos números como veredicto sobre el reporte sería un error de bulto: Intel subió más que nadie el día en que se publicó que su principal ventaja podría dejar de ser exclusiva.
Lo que movió al sector fue otra cosa. CNBC atribuyó el rally a los resultados de Microsoft, que se disparó 15% rumbo a su mejor día desde 2008, y de Lam Research, que saltó 20% rumbo al suyo desde 1999, más el aviso de Samsung de que la escasez de memoria puede estirarse hasta 2028. Micron rebotó 13% y Sandisk 21%. Todos venían de varias sesiones de castigo tras los resultados flojos de SK hynix.
Dilis Salazar
Para quien lee esto desde México, España o América Latina, el efecto llega por la vía menos visible: la fila del empaquetado es la que marca cuántos aceleradores existen, y de ahí cuelgan el precio del cómputo en la nube y el de las tarjetas gráficas. Ahí también pesa la geografía. Intel empaqueta en Rio Rancho (Nuevo México), tiene su complejo de Penang casi terminado y subcontrató producción con Amkor en Corea del Sur, con sitios previstos en Portugal y Arizona. TSMC concentra CoWoS en Taiwán.
Si el proyecto de TSMC prospera, el argumento comercial de Intel se encoge a cuestión de precio y disponibilidad, sin la exclusividad técnica. Si no prospera, o llega tarde, la cola de CoWoS seguirá empujando clientes hacia Rio Rancho y Penang. Por ahora hay un reporte con dos fuentes, un socio taiwaneses con las líneas llenas y ninguna palabra oficial de la empresa más importante de la cadena de chips.
