Richard Ho, vicepresidente de hardware de OpenAI, explicó cómo sus modelos ayudaron a optimizar Jalapeño, el chip de inferencia desarrollado con Broadcom. En una entrevista con More Than Moore publicada el 30 de septiembre de 2026, detalló el uso de IA dentro de un proceso que conserva la verificación técnica.
Las compañías presentaron Jalapeño el 24 de junio de 2026. Está pensado para ejecutar modelos de lenguaje y generar respuestas, la etapa conocida como inferencia. OpenAI diseña los aceleradores; Broadcom aporta implementación en silicio y conectividad, y Celestica participa en placas, racks y sistemas. Según el anuncio, el proyecto pasó del diseño inicial al envío a fabricación, o tapeout, en nueve meses.
Del código al circuito, con verificación
Ho contó que los modelos utilizados no recibieron un ajuste especializado para esas tareas y que varios eran versiones internas. En un caso, atribuyó a sus propuestas un ahorro de más del 13% del área de silicio.
Buena parte de las optimizaciones se hizo en código XLS, precisó. La documentación del proyecto permite entender ese paso: XLS es una cadena de herramientas que transforma descripciones de funciones en diseños de hardware expresados en Verilog o SystemVerilog. Su lenguaje DSLX está inspirado en Rust.
Eso permite trabajar primero con una descripción de lo que debe hacer el circuito y después generar su representación como hardware. La documentación también describe herramientas para verificar que ambas versiones sean funcionalmente equivalentes. Así, una propuesta de código puede evaluarse por su comportamiento antes de incorporarse al diseño.
OpenAI mantiene las herramientas tradicionales de automatización del diseño electrónico, conocidas como EDA, para validar el resultado, explicó Ho. Los ingenieros siguen siendo responsables del diseño que se envía a fabricación. La conversación completa está disponible en video:
Qué miden los resultados de Jalapeño
En su reporte del 25 de agosto de 2026, OpenAI publicó pruebas con GPT-OSS 120B, DeepSeek R1 y Kimi K2.5. Reportó entre 1.5 y 1.9 veces el rendimiento por vatio a máxima capacidad de procesamiento frente a los sistemas comparados, basados en NVIDIA GB200 y GB300. Para normalizar las cifras, utilizó la potencia nominal de cada acelerador.
Ese rango equivale a entre 50% y 90% más trabajo por unidad de potencia en las pruebas reportadas. Son mediciones del fabricante sobre modelos y condiciones concretas.
El ahorro de área descrito por Ho y el rendimiento por vatio evalúan aspectos distintos: cuánto espacio requiere un diseño y cuánto trabajo ejecuta el sistema. El primero ayuda a encajar circuitos en el chip; el segundo relaciona la ejecución de modelos con la potencia utilizada.
La integración también abarca el software que atiende las solicitudes. En el anuncio de junio, OpenAI explicó que diseña en conjunto chips, memoria, redes y sistemas de ejecución alrededor de sus modelos y productos. El objetivo es reducir esperas y usar mejor el cómputo disponible para servicios interactivos.
OpenAI prevé comenzar a desplegar Jalapeño en su infraestructura antes de terminar 2026. El reporte de agosto sitúa entre las tareas previas la calificación de producción, la maduración del software y la preparación para operar a escala.
