TL;DR:

• IBM mostró el 25 de junio de 2026 la primera tecnología de chips por debajo de 1 nanómetro, en el nodo de 0.7 nm (7 angstroms).
• El chip mete casi 100,000 millones de transistores en una pieza del tamaño de una uña, casi el doble de densidad que su chip de 2 nm, con hasta 50% más rendimiento o 70% más eficiencia.
• IBM proyecta producción en unos cinco años y un entrenamiento de IA mucho más corto; eso sí, el "0.7 nm" es el nombre de una generación, no una medida física.

IBM presentó este 25 de junio de 2026 lo que describe como la primera tecnología de chips del mundo por debajo de un nanómetro: un nodo de 0.7 nm —o 7 angstroms— construido sobre una arquitectura tridimensional a la que bautizó NanoStack. El anuncio, desde su centro de Yorktown Heights (Nueva York), mete casi 100,000 millones de transistores en un chip del tamaño de una uña, cerca del doble de densidad que el chip de 2 nm que la compañía estrenó en 2021. El movimiento importa por el contexto: durante años, buena parte de la industria dio por hecho que seguir miniaturizando los transistores chocaba contra los límites de la física. IBM sostiene que aún queda camino y que su nueva estructura alcanza para al menos una década más de escalado.

Para dimensionar el salto ayuda una comparación: un glóbulo rojo humano mide unos 7,000 nanómetros de ancho, unas 10,000 veces más que uno de estos nuevos nodos. Según los resultados técnicos publicados, la tecnología ofrece hasta un 50% más de rendimiento o, en su lugar, un 70% más de eficiencia energética frente a los chips de 2 nm de la propia IBM.

"El más reciente avance de IBM en chips marca un momento decisivo para la computación, al empujar la tecnología más allá de la era del nanómetro, hasta la escala de los átomos. Con nuestra nueva arquitectura NanoStack no solo fabricamos transistores más pequeños: reinventamos la forma en que se construyen los chips para entregar una potencia y una eficiencia energética muchísimo mayores. Esta innovación, la primera de su tipo en la industria, continúa el legado de IBM como líder en tecnologías de próxima generación y sienta las bases para la próxima era de la computación." — Jay Gambetta, director de IBM Research e IBM Fellow

Qué es NanoStack y por qué el "0.7 nm" no mide lo que parece

NanoStack es una arquitectura de transistores en tres dimensiones: en lugar de seguir encogiendo el chip solo a lo ancho y a lo largo, apila los transistores hacia arriba, en el eje vertical. IBM la describe como el primer diseño tridimensional basado en nanosheets, la tecnología de punta actual que la propia compañía inventó hace una década. Al apilar y escalonar los transistores, el diseño permite usar materiales distintos en cada capa y afinar por separado el rendimiento y el consumo de cada uno.

Aquí va un matiz que la misma IBM reconoce y que el analista Ian Cutress remarcó en su newsletter especializada More Than Moore: el "0.7 nm" ya no es una distancia. Los nombres de nodo —"3 nm", "2 nm", "7 angstroms"— se refieren hoy a una generación de tecnología de fabricación, no al tamaño físico de ninguna parte del transistor. Cutress lo pone sin rodeos: mucha gente sigue creyendo que "3 nm" es una medida, cuando en realidad es una etiqueta comercial. El dato que de verdad cuenta es la densidad de transistores, y por sus cuentas NanoStack la lleva por encima de los 500 millones de transistores por milímetro cuadrado, frente a un rango de 270 a 330 del nodo de 2 nm. Ese salto sí es real.

Los números que IBM puso sobre la mesa:

• Casi 100,000 millones de transistores en un área del tamaño de una uña, cerca del doble de densidad que el nodo de 2 nm.
• Hasta 50% más de rendimiento o 70% más de eficiencia energética frente al chip de 2 nm de IBM.
• Un 40% de reducción en el tamaño de la celda de memoria SRAM, un cuello de botella que, según IBM, no se movía tanto en más de diez años.
• Validación en laboratorio mediante un bonding dieléctrico ultrafino, ingeniería de doble canal y un inversor CMOS funcional.
• Una hoja de ruta que, en palabras de la compañía, da para al menos una década más de escalado.

El verdadero objetivo se llama inteligencia artificial

La meta de fondo no es el celular más delgado, sino alimentar la sed de cómputo de la IA. IBM calcula que los aceleradores de inteligencia artificial más usados hoy rondan los 1,500 TOPS (billones de operaciones por segundo) y que un chip con tecnología de 7 angstroms podría llegar a unos 7,000 TOPS: siete veces más. Llevado al entrenamiento de los grandes modelos de lenguaje de frontera, la empresa estima que el proceso podría bajar de unos tres meses a un par de semanas.

Buena parte de ese salto pasa por la memoria. Acceder a la memoria dentro del propio chip es uno de los grandes frenos del cómputo de IA, y esa mejora en la densidad de la SRAM apunta justo ahí: más memoria en el mismo espacio y datos que se mueven más rápido entre los transistores.

Cinco años hasta la fábrica: lo que todavía falta

IBM ve una ruta hacia la producción "en apenas los próximos cinco años". Conviene leer esa cifra con calma. Mostrar una estructura que funciona en obleas de laboratorio no es lo mismo que fabricarla en volumen, y Cutress —que tuvo acceso a los papers técnicos y a sesiones de preguntas con la compañía— advierte que el plazo suena razonable, no conservador. El bonding entre obleas, el corazón "secreto" de NanoStack, todavía tiene que volverse del todo confiable; y la inspección de defectos, el modelado térmico, la entrega de energía y hasta las herramientas de diseño se complican cuando los transistores crecen hacia arriba.

¿Quién lo estrenaría? Por costo y por cómo se diseñan los chips hoy, el primer producto probable no es un procesador gigante de PC ni un GPU, sino un chip de smartphone o un pequeño chiplet de IA, caro y especializado. IBM tampoco fabrica en volumen por su cuenta: su tecnología llega al mercado vía socios y licenciatarios —la japonesa Rapidus, por ejemplo, licenció su diseño de 2 nm—. El trabajo del nuevo nodo se hace en el centro de Albany, Nueva York, donde IBM instala una herramienta de litografía High-NA EUV de ASML, junto a Lam Research, Tokyo Electron y SCREEN. Un detalle que no es menor: según Cutress, IBM consiguió estos resultados sin esa máquina; la High-NA ayudará a abaratar y simplificar la producción, pero no era imprescindible para demostrar que la idea funciona.

El telón de fondo: ¿sigue viva la Ley de Moore?

El anuncio cae en plena discusión sobre si la Ley de Moore —la vieja promesa de duplicar la densidad de transistores cada cierto tiempo— sigue con vida. Jensen Huang, de Nvidia, la ha declarado muerta; AMD e Intel la ven como un proceso que aún continúa; y en TSMC, el directivo Kevin Zhang zanjó su postura con un "no me importa", según relató Cutress. IBM se planta del lado de quienes dicen que el escalado no terminó. NanoStack es la carta con la que pretende sostener ese argumento al menos diez años más.

Falta lo más difícil —convertir un prototipo de laboratorio en silicio comercial—, pero IBM acaba de enseñar un camino concreto para que los chips sigan ganando potencia justo cuando la IA exige más cómputo y menos consumo. Si NanoStack llega a la fábrica en el plazo previsto, el costo y la velocidad de la próxima generación de inteligencia artificial —la que usan empresas y usuarios todos los días— se moverán con él.

Fuentes: 1, 2, 3