TL;DR:
- AMD reveló el EPYC Venice-X (nombre comercial EPYC 9006X SP7) en su evento Advancing AI 2026 y lo puso en calendario para la segunda mitad de 2027.
- Lleva 96 núcleos, 1,152 MB de caché L3 apilada y hasta 5.15 GHz, contra los 3.7 GHz del Genoa-X que tenía esa misma caché desde 2023.
- Son 12 MB de caché por núcleo, el triple que el Venice de 256 núcleos. AMD no publicó SKUs, precios ni proyecciones de rendimiento.
AMD anunció este jueves 23 de julio, en su evento Advancing AI 2026 de San Francisco, el EPYC Venice-X, el procesador con el que irá por el mercado de cómputo de alto rendimiento a partir de la segunda mitad de 2027. Se vende como EPYC 9006X SP7 y su ficha reúne 96 núcleos (192 hilos), 1,152 MB de caché L3 apilada con 3D V-Cache y frecuencias de hasta 5.15 GHz. La cifra de caché no es nueva: es exactamente la misma que AMD ya ofrecía con el Genoa-X en 2023. Lo demás sí cambió.
El chip comparte microarquitectura Zen 6 y socket SP7 con el Venice de 256 núcleos que la compañía acaba de poner en producción, según reportó Tom's Hardware desde el evento. La diferencia está en el reparto: uno apila núcleos, el otro apila caché.
Casi 40% más reloj con la misma hoja de especificaciones del Genoa-X
El Epyc 9684X, el Genoa-X de 96 núcleos, tope a 3.7 GHz. El Venice-X sube a 5.15 GHz, casi 1.5 GHz más sobre el mismo conteo de núcleos y la misma cantidad de caché. Ese salto de reloj es la mitad de la historia; la otra mitad está en la memoria, que en esta generación pasa a otra escala.
Esto es lo confirmado del EPYC 9006X SP7:
- 96 núcleos y 192 hilos en configuración de un socket, con plataformas de dos sockets que llegan a 192 núcleos.
- 1,152 MB de caché L3 apilada bajo los núcleos Zen 6 mediante 3D V-Cache.
- Frecuencias de hasta 5.15 GHz en algunas variantes, el pico más alto de toda la familia EPYC 9006.
- Memoria de 16 canales, con DDR5-8000 en RDIMM estándar o MRDIMM a 12,800 MT/s, para un máximo de 1.6 TB/s de ancho de banda agregado en la plataforma Venice.
- Socket SP7, el mismo de la línea Venice principal.
Tom's Hardware calcula que el subsistema de memoria de Venice casi triplica el ancho de banda agregado de Turin, la generación anterior, y que el mérito es sobre todo de los MRDIMM. Microsoft ya adelantó que desplegará estos chips en sus instancias Azure HXv2 el año que viene, de acuerdo con Wccftech.
Doce megabytes de caché por núcleo, el triple que el Venice de 256 núcleos
Aquí está la lectura que importa. El Venice tope de gama, el Epyc 9996, alcanza 1,024 MB de caché L3, pero los reparte entre 256 núcleos: cuatro megabytes para cada uno. El Venice-X entrega 1,152 MB entre 96 núcleos, o sea 12 MB por núcleo. AMD lo dice con sus propias palabras en el material oficial: el 9006X ofrece el triple de caché L3 por núcleo que el EPYC 9006 SP7.
¿Y para qué sirve tanta caché? Para el tipo de trabajo donde el cuello de botella no es cuántas operaciones caben en el chip, sino cuántas veces hay que salir a la memoria a buscar datos. AMD apunta el 9006X a simulación, modelado, analítica a gran escala, recuperación de información y analítica en memoria. Son cargas que llevan décadas peleando con la latencia, no con el conteo de núcleos.
Ese enfoque explica una ausencia que los seguidores de la línea EPYC venían notando: Turin-X nunca existió. AMD había hecho versiones con caché apilada de Milan y de Genoa, saltó la de Turin y ahora la retoma con Venice. La compañía tampoco había soltado datos concretos del Venice-X hasta este jueves.
Venice, la familia de la que cuelga este chip, es el primer producto de cómputo de alto rendimiento que AMD fabrica en el nodo de 2 nanómetros de TSMC, la misma fundición que ya elevó su pronóstico anual por la demanda de inteligencia artificial.
Patricia Rodriguez
Verano completa el 2027 y AMD todavía no habla de precios
El Venice-X no viaja solo. Para la segunda mitad de 2027 AMD también prepara Verano, comercializado como EPYC 9006 LP, un procesador pensado como nodo anfitrión de racks de IA: hasta 72 núcleos, frecuencias de hasta 5 GHz y un sistema de memoria LPDDR5X con módulos SOCAMM2 reemplazables, sobre socket SP8. Tom's Hardware precisa que ese subsistema es de 24 canales. AMD ya lo puso en su hoja de ruta como el CPU del futuro rack Helios 500.
El contexto ayuda a medir el anuncio. Lisa Su, presidenta y CEO de AMD, abrió la keynote con una confirmación:
"Me da mucho gusto decir que Venice está en plena producción."
Su agregó que la demanda de los clientes es la más fuerte que la compañía ha visto para una nueva generación de EPYC, y que los grandes fabricantes de servidores y proveedores de nube empezarán a desplegarla en el cuarto trimestre. AMD llegó al primer trimestre de 2026 con 46% de los ingresos de CPU x86 de servidor y 33% de las unidades, según Mercury Research.
Falta más de un año para que este chip se pueda comprar, y en ese plazo Intel promete su Xeon 7 "Diamond Rapids" y AMD ya adelantó que en 2028 llega Zen 7. Aun así, el anuncio tiene un destinatario claro y cercano: quien esté escribiendo hoy el concurso de un clúster para 2027, en una universidad, un centro meteorológico o un laboratorio de simulación, ya sabe que va a tener dos AMD distintos sobre la mesa y que la pregunta no será cuántos núcleos, sino cuánta caché necesita cada núcleo.
